Winbond, SDRAM, 1 GB, Yta 16 bit, 95 °C, -40 °C, 84 Ben
- RS-artikelnummer:
- 242-0776
- Tillv. art.nr:
- W971GG6NB25I
- Tillverkare / varumärke:
- Winbond
Antal (1 fack med 209 enheter)*
9 197,881 kr
(exkl. moms)
11 497,299 kr
(inkl. moms)
GRATIS leverans för online beställningar över 750,00 kr
Tillfälligt slut
- Leverans från den 21 september 2026
Behöver du mer? Ange den kvantitet du behöver och klicka på "Kontrollera leveransdatum"
Enheter | Per enhet | Per fack* |
|---|---|---|
| 209 + | 44,009 kr | 9 197,88 kr |
*vägledande pris
- RS-artikelnummer:
- 242-0776
- Tillv. art.nr:
- W971GG6NB25I
- Tillverkare / varumärke:
- Winbond
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Winbond | |
| Produkttyp | SDRAM | |
| Minnesstorlek | 1GB | |
| Databussbredd | 16bit | |
| Adressbussbredd | 16bit | |
| Antal bitar per ord | 16 | |
| Maximal slumpmässig åtkomsttid | 0.4ns | |
| Antal ord | 64M | |
| Typ av fäste | Yta | |
| Minsta arbetsstemperatur | -40°C | |
| Antal ben | 84 | |
| Maximal arbetstemperatur | 95°C | |
| Serie | W971GG6NB | |
| Standarder/godkännanden | RoHS | |
| Höjd | 0.8mm | |
| Längd | 12.6mm | |
| Minsta matningsspänning | 1.7V | |
| Fordonsstandard | Nej | |
| Maximal matningsspänning | 1.9V | |
| Välj alla | ||
|---|---|---|
Varumärke Winbond | ||
Produkttyp SDRAM | ||
Minnesstorlek 1GB | ||
Databussbredd 16bit | ||
Adressbussbredd 16bit | ||
Antal bitar per ord 16 | ||
Maximal slumpmässig åtkomsttid 0.4ns | ||
Antal ord 64M | ||
Typ av fäste Yta | ||
Minsta arbetsstemperatur -40°C | ||
Antal ben 84 | ||
Maximal arbetstemperatur 95°C | ||
Serie W971GG6NB | ||
Standarder/godkännanden RoHS | ||
Höjd 0.8mm | ||
Längd 12.6mm | ||
Minsta matningsspänning 1.7V | ||
Fordonsstandard Nej | ||
Maximal matningsspänning 1.9V | ||
The Winbond SDRAM is a 1G bits DDR2 SDRAM which is organized as 8,388,608 words, 8 banks, 16 bits. This device achieves high speed transfer rates for various applications.
Two data transfers per clock cycle
Edge-aligned with read data and centre-aligned with write data
DLL aligns DQ and DQS transitions with clock