Winbond, SDRAM, 2 GB, Yta 16 bit, 95 °C, -40 °C, 84 Ben, WBGA
- RS-artikelnummer:
- 188-2835
- Tillv. art.nr:
- W972GG6KB25I
- Tillverkare / varumärke:
- Winbond
För närvarande inte tillgänglig
Vi vet inte om den här artikeln kommer tillbaka i lager, RS har för avsikt att ta bort den från vårt utbud snart.
- RS-artikelnummer:
- 188-2835
- Tillv. art.nr:
- W972GG6KB25I
- Tillverkare / varumärke:
- Winbond
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Winbond | |
| Produkttyp | SDRAM | |
| Minnesstorlek | 2GB | |
| Organisation | 256M x 8 bitar | |
| Databussbredd | 16bit | |
| Adressbussbredd | 17bit | |
| Maximal klockfrekvens | 533MHz | |
| Antal bitar per ord | 8 | |
| Maximal slumpmässig åtkomsttid | 0.4ns | |
| Antal ord | 256M | |
| Typ av fäste | Yta | |
| Kapseltyp | WBGA | |
| Antal ben | 84 | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 95°C | |
| Standarder/godkännanden | RoHS | |
| Längd | 12.6mm | |
| Höjd | 0.6mm | |
| Serie | W972GG6KB | |
| Bredd | 8.1mm | |
| Matningsström | 280mA | |
| Minsta matningsspänning | 1.7V | |
| Fordonsstandard | Nej | |
| Maximal matningsspänning | 1.9V | |
| Välj alla | ||
|---|---|---|
Varumärke Winbond | ||
Produkttyp SDRAM | ||
Minnesstorlek 2GB | ||
Organisation 256M x 8 bitar | ||
Databussbredd 16bit | ||
Adressbussbredd 17bit | ||
Maximal klockfrekvens 533MHz | ||
Antal bitar per ord 8 | ||
Maximal slumpmässig åtkomsttid 0.4ns | ||
Antal ord 256M | ||
Typ av fäste Yta | ||
Kapseltyp WBGA | ||
Antal ben 84 | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 95°C | ||
Standarder/godkännanden RoHS | ||
Längd 12.6mm | ||
Höjd 0.6mm | ||
Serie W972GG6KB | ||
Bredd 8.1mm | ||
Matningsström 280mA | ||
Minsta matningsspänning 1.7V | ||
Fordonsstandard Nej | ||
Maximal matningsspänning 1.9V | ||
The W972GG6KB is a 2G bits DDR2 SDRAM, and speed involving -18, -25/25I, and -3/-3I.
Double Data Rate architecture: two data transfers per clock cycle
CAS Latency: 3, 4, 5, 6 and 7
Burst Length: 4 and 8
Bi-directional, differential data strobes (DQS and /DQS ) are transmitted / received with data
Edge-aligned with Read data and center-aligned with Write data
DLL aligns DQ and DQS transitions with clock
Differential clock inputs (CLK and /CLK)
Data masks (DM) for write data
Commands entered on each positive CLK edge, data and data mask are referenced to both edges of /DQS
Posted /CAS programmable additive latency supported to make command and data bus efficiency
Read Latency = Additive Latency plus CAS Latency (RL = AL + CL)
Off-Chip-Driver impedance adjustment (OCD) and On-Die-Termination (ODT) for better signal quality
Auto-precharge operation for read and write bursts
Auto Refresh and Self Refresh modes
Precharged Power Down and Active Power Down
Write Data Mask
Write Latency = Read Latency - 1 (WL = RL - 1)
Interface: SSTL_18
Relaterade länkar
- Winbond, SDRAM, 2 GB, Yta 16 bit, 95 °C, -40 °C, 84 Ben, WBGA
- Winbond, SDRAM, 1 GB, Yta 16 bit, 95 °C, -40 °C, 84 Ben
- Winbond, SDRAM, 512 MB, Yta 16 bit, 95 °C, -40 °C, 84 Ben, VFBGA
- Winbond, DDR2 SDRAM, 128 MB, Yta 16 bit, 95 °C, -40 °C, 84 Ben, TFBGA
- Winbond, SDRAM, 1 GB, Yta 16 bit, 95 °C, -40 °C, 78 Ben, VFBGA
- Winbond, SDRAM, 1 GB, Yta 16 bit, 95 °C, -40 °C, 96 Ben, VFBGA
- Winbond, SDRAM, 1 GB, Yta 16 bit, 95 °C, -40 °C, 60 Ben, VFBGA
- Intelligent Memory, SDRAM, 2 GB, Yta 16 bit, 95 °C, -40 °C, 84 Ben, FBGA-84 boll