Infineon SRAM, 128 MB, FBGA-24 Boll
- RS-artikelnummer:
- 273-5438
- Tillv. art.nr:
- S70KL1282GABHV020
- Tillverkare / varumärke:
- Infineon
Mängdrabatt möjlig
Visa alternativ för volympriserAntal (1 enhet)*
71,01 kr
(exkl. moms)
88,76 kr
(inkl. moms)
GRATIS leverans för online beställningar över 750,00 kr
Begränsat lager
- Dessutom levereras 1 enhet(er) från den 17 juli 2026
Behöver du mer? Ange den kvantitet du behöver och klicka på "Kontrollera leveransdatum"
Enheter | Per enhet |
|---|---|
| 1 - 9 | 71,01 kr |
| 10 - 24 | 65,30 kr |
| 25 - 49 | 62,72 kr |
| 50 - 99 | 61,60 kr |
| 100 + | 57,34 kr |
*vägledande pris
- RS-artikelnummer:
- 273-5438
- Tillv. art.nr:
- S70KL1282GABHV020
- Tillverkare / varumärke:
- Infineon
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Infineon | |
| Minnesstorlek | 128MB | |
| Produkttyp | SRAM | |
| Antal bitar per ord | 16 | |
| Maximal slumpmässig åtkomsttid | 35ns | |
| Maximal klockfrekvens | 200MHz | |
| Tidsinställningstyp | DDR | |
| Minsta matningsspänning | 1.8V | |
| Maximal matningsspänning | 3V | |
| Kapseltyp | FBGA-24 Boll | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 105°C | |
| Serie | HYPERRAM | |
| Standarder/godkännanden | No | |
| Fordonsstandard | AEC-Q100 | |
| Välj alla | ||
|---|---|---|
Varumärke Infineon | ||
Minnesstorlek 128MB | ||
Produkttyp SRAM | ||
Antal bitar per ord 16 | ||
Maximal slumpmässig åtkomsttid 35ns | ||
Maximal klockfrekvens 200MHz | ||
Tidsinställningstyp DDR | ||
Minsta matningsspänning 1.8V | ||
Maximal matningsspänning 3V | ||
Kapseltyp FBGA-24 Boll | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 105°C | ||
Serie HYPERRAM | ||
Standarder/godkännanden No | ||
Fordonsstandard AEC-Q100 | ||
Infineon DRAM är ett höghastighets CMOS självuppdaterande DRAM, med HYPERBUSTM-gränssnitt. DRAM-array använder dynamiska celler som kräver periodisk uppdatering. Reglerlogiken för uppdatering i enheten hanterar uppdateringsoperationer på DRAM-array när minnet inte aktivt läses eller skrivs av HYPERBUSTM-gränssnittsmaster. Eftersom värden inte krävs för att hantera några uppdateringsoperationer, visas DRAM-array för värden som om minnet använde statiska celler som behåller data utan uppdatering. Därför beskrivs minnet mer exakt som pseudostatiskt RAM.
HYPERBUSTM-gränssnitt
200 MHz maximal klockfrekvens
Konfigurerbara sprängningsegenskaper
Datagenomströmning upp till 400 MBps
Dubbelriktad stroboskop för läsning och skrivning av data
Valfri DDR-centrerad lässtroboskop