Nexperia, Spärr, Transparent, 1 Bit, 3 lägen, 20 Ben, SOIC 8
- RS-artikelnummer:
- 124-2269
- Tillv. art.nr:
- 74HCT573D,652
- Tillverkare / varumärke:
- Nexperia
Lagerinformation är för närvarande otillgänglig
- RS-artikelnummer:
- 124-2269
- Tillv. art.nr:
- 74HCT573D,652
- Tillverkare / varumärke:
- Nexperia
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Nexperia | |
| Logikfamilj | HCT | |
| Produkttyp | Spärr | |
| Spärrläge | Transparent | |
| Logikfunktion | D-typ | |
| Antal bitar | 8 | |
| Antal kanaler | 1 | |
| Utgångstyp | 3 lägen | |
| Polaritet | Icke inverterande | |
| Typ av fäste | Yta | |
| Minsta matningsspänning | 4.5V | |
| Kapseltyp | SOIC | |
| Antal ben | 20 | |
| Maximal matningsspänning | 5.5V | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal propagationsfördröjning @ CL | 45ns | |
| Maximal arbetstemperatur | 125°C | |
| Höjd | 2.45mm | |
| Längd | 13mm | |
| Standarder/godkännanden | JEDEC No. 7A | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Nexperia | ||
Logikfamilj HCT | ||
Produkttyp Spärr | ||
Spärrläge Transparent | ||
Logikfunktion D-typ | ||
Antal bitar 8 | ||
Antal kanaler 1 | ||
Utgångstyp 3 lägen | ||
Polaritet Icke inverterande | ||
Typ av fäste Yta | ||
Minsta matningsspänning 4.5V | ||
Kapseltyp SOIC | ||
Antal ben 20 | ||
Maximal matningsspänning 5.5V | ||
Minsta arbetsstemperatur -40°C | ||
Maximal propagationsfördröjning @ CL 45ns | ||
Maximal arbetstemperatur 125°C | ||
Höjd 2.45mm | ||
Längd 13mm | ||
Standarder/godkännanden JEDEC No. 7A | ||
Fordonsstandard Nej | ||
- COO (ursprungsland):
- TH
The 74HC573, 74HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE causes the outputs to assume a high-impedance OFF-state.
Mixed 5 V and 3.3 V applications
Save board space
Low cost interface solutions
Improved signal integrity for complex layouts
Wide supply voltage range
Low propagation delay
Overvoltage tolerant
Source termination
Low input threshold
CMOS low power
Key applications
Memory controllers
Backplane interfaces
Relaterade länkar
- Nexperia, Spärr, Transparent, 3 lägen, 20 Ben, SOIC 8
- Nexperia, Latch av typ D, Transparent, 8 Bit, 3 lägen, 20 Ben, SO 8
- Nexperia, Spärr, Transparent, 3 lägen, 20 Ben, TSSOP 8
- onsemi, Spärr, Transparent, 3 lägen, 20 Ben, SOIC 8
- onsemi, Spärr, Transparent, 3 lägen, 24 Ben, SOIC 4
- onsemi, Spärr, Transparent, 3 lägen, 16 Ben, SOIC 4
- Nexperia, Spärr, Adresserbar, CMOS, 16 Ben, SOIC 8
- Nexperia, Oktal D-latch, Transparent, 8 Bit, 3 lägen, 20 Ben, TSSOP 8
