Infineon, SPI NOR 256 MB Flash-minne, 14.5 ns, 24 Ben, BGA

Denna familj av enheter ansluter till ett värdsystem via en SPI. Traditionella SPI 1-bitars seriella ingångar och utgångar (Single I/O eller SIO) stöds liksom valfria två-bitars (Dual I/O eller DIO) och fyra-bitars (Quad I/O eller QIO) seriella kommandon. Detta gränssnitt med flera bredder kallas SPI Multi-I/O eller MIO. Dessutom lägger FL-S-familjen till stöd för DDR-läsningskommandon för SIO, DIO och QIO som överför adress och läsdata på båda sidorna av klockan. Eclipse-arkitekturen har en sidprogrammeringsbuffert som gör det möjligt att programmera upp till 128 ord (256 bytes) eller 256 ord (512 bytes) i en operation, vilket resulterar i snabbare effektiv programmering och radering än tidigare generationens SPI-program eller raderingsalgoritmer. Utförande av kod direkt från flashminne kallas ofta Execute-In-Place eller XIP. Genom att använda FL-S-enheter med de högre klockhastigheter som stöds, med QIO- eller DDR-QIO-kommandon, kan överföringshastigheten för instruktionsläsning matcha eller överträffa traditionella parallella, asynkrona, NOR-flashminnen samtidigt som signalantalet minskas dramatiskt. S25FL128S- och S25FL256S-produkterna erbjuder höga densiteter i kombination med den flexibilitet och snabba prestanda som krävs av en mängd olika inbyggda applikationer. De är idealiska för kodskuggning, XIP och datalagring.