Winbond, SDRAM, 256 MB, Yta 16 bit, 85 °C, -40 °C, 66 Ben, TSOP
- RS-artikelnummer:
- 188-2832
- Tillv. art.nr:
- W9425G6KH-5I
- Tillverkare / varumärke:
- Winbond
Mängdrabatt möjlig
Antal (1 förpackning med 5 enheter)*
132,94 kr
(exkl. moms)
166,175 kr
(inkl. moms)
Lagerinformation är för närvarande otillgänglig - kom tillbaka senare
Enheter | Per enhet | Per förpackning* |
|---|---|---|
| 5 - 5 | 26,588 kr | 132,94 kr |
| 10 - 20 | 25,782 kr | 128,91 kr |
| 25 - 45 | 24,73 kr | 123,65 kr |
| 50 - 70 | 23,386 kr | 116,93 kr |
| 75 + | 22,332 kr | 111,66 kr |
*vägledande pris
- RS-artikelnummer:
- 188-2832
- Tillv. art.nr:
- W9425G6KH-5I
- Tillverkare / varumärke:
- Winbond
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Winbond | |
| Produkttyp | SDRAM | |
| Minnesstorlek | 256MB | |
| Databussbredd | 16bit | |
| Adressbussbredd | 15bit | |
| Antal bitar per ord | 8 | |
| Maximal slumpmässig åtkomsttid | 55ns | |
| Antal ord | 32M | |
| Typ av fäste | Yta | |
| Kapseltyp | TSOP | |
| Antal ben | 66 | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 85°C | |
| Standarder/godkännanden | RoHS | |
| Längd | 22.35mm | |
| Höjd | 1.05mm | |
| Serie | W9425G6KH | |
| Minsta matningsspänning | 2.3V | |
| Maximal matningsspänning | 2.7V | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Winbond | ||
Produkttyp SDRAM | ||
Minnesstorlek 256MB | ||
Databussbredd 16bit | ||
Adressbussbredd 15bit | ||
Antal bitar per ord 8 | ||
Maximal slumpmässig åtkomsttid 55ns | ||
Antal ord 32M | ||
Typ av fäste Yta | ||
Kapseltyp TSOP | ||
Antal ben 66 | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 85°C | ||
Standarder/godkännanden RoHS | ||
Längd 22.35mm | ||
Höjd 1.05mm | ||
Serie W9425G6KH | ||
Minsta matningsspänning 2.3V | ||
Maximal matningsspänning 2.7V | ||
Fordonsstandard Nej | ||
The W9425G6KH is a 256M DDR SDRAM and speed involving -4/-5/-5I/-5A.
Up to 250 MHz Clock Frequency
Double Data Rate architecture, two data transfers per clock cycle
Differential clock inputs (CLK and /CLK)
DQS is edge-aligned with data for Read, center-aligned with data for Write
CAS Latency: 2, 2.5, and 3
Burst Length: 2, 4 and 8
Auto Refresh and Self Refresh
Precharged Power Down and Active Power Down
Write Data Mask
Write Latency = 1
7.8μS refresh interval (8K/64 mS refresh)
Maximum burst refresh cycle: 8
Interface: SSTL_2