Nexperia, 74HC Yta 1 DHVQFN, 16 Ben
- RS-artikelnummer:
- 170-4868
- Tillv. art.nr:
- 74HC165BQ,115
- Tillverkare / varumärke:
- Nexperia
Antal (1 rulle med 3000 enheter)*
6 222,00 kr
(exkl. moms)
7 776,00 kr
(inkl. moms)
GRATIS leverans för online beställningar över 500,00 kr
I lager
- 3 000 enhet(er) är redo att levereras
- Dessutom levereras 3 000 enhet(er) från den 24 juni 2026
Behöver du mer? Ange den kvantitet du behöver och klicka på "Kontrollera leveransdatum"
Enheter | Per enhet | Per rulle* |
|---|---|---|
| 3000 + | 2,074 kr | 6 222,00 kr |
*vägledande pris
- RS-artikelnummer:
- 170-4868
- Tillv. art.nr:
- 74HC165BQ,115
- Tillverkare / varumärke:
- Nexperia
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Nexperia | |
| Produkttyp | Skiftregister | |
| Kapseltyp | DHVQFN | |
| Logikfamilj | 74HC | |
| Fästetyp | Yta | |
| Antal element | 1 | |
| Minsta matningsspänning | 2V | |
| Antal ben | 16 | |
| Maximal matningsspänning | 6V | |
| Trigger Type | Positiv kant | |
| Maximal arbetstemperatur | 125°C | |
| Serie | 74HC165 | |
| Standarder/godkännanden | No | |
| Längd | 3.6mm | |
| Höjd | 1mm | |
| Bredd | 2.6 mm | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Nexperia | ||
Produkttyp Skiftregister | ||
Kapseltyp DHVQFN | ||
Logikfamilj 74HC | ||
Fästetyp Yta | ||
Antal element 1 | ||
Minsta matningsspänning 2V | ||
Antal ben 16 | ||
Maximal matningsspänning 6V | ||
Trigger Type Positiv kant | ||
Maximal arbetstemperatur 125°C | ||
Serie 74HC165 | ||
Standarder/godkännanden No | ||
Längd 3.6mm | ||
Höjd 1mm | ||
Bredd 2.6 mm | ||
Fordonsstandard Nej | ||
- COO (ursprungsland):
- TH
The 74HC165: 74HCT165 are high-speed Si-gate CMOS devices. They are pin compatible with Low-power Schottky TTL (LSTTL). The 74HC165: 74HCT165 are 8-bit parallel-load or serial-in shift registers with complementary serial outputs (Q7 and Q7) available from the last stage. When the parallel load (PL) input is LOW, parallel data from the D0 to D7 inputs are loaded into the register asynchronously. When PL is HIGH, data enters the register serially at the DS input and shifts one place to the right (Q0 → Q1 → Q2, etc.) with each positive-going clock transition. This feature allows parallel-to-serial converter expansion by tying the Q7 output to the DS input of the succeeding stage.
Simple control interface
I/O expansion
Asynchronous and synchronous load options
High frequency
Cascadable
LED drivers
Key applications
Displays
Control units