Nexperia, Spärr, Adresserbar, Flip-Flop av D-typ, 20 Ben, SO 8
- RS-artikelnummer:
- 170-7978
- Tillv. art.nr:
- 74HC273D,653
- Tillverkare / varumärke:
- Nexperia
Antal (1 rulle med 2000 enheter)*
5 752,00 kr
(exkl. moms)
7 190,00 kr
(inkl. moms)
Lägg till 2000 enheter för att få fri frakt
Tillfälligt slut
- Leverans från den 31 augusti 2026
Behöver du mer? Ange den kvantitet du behöver och klicka på "Kontrollera leveransdatum"
Enheter | Per enhet | Per rulle* |
|---|---|---|
| 2000 + | 2,876 kr | 5 752,00 kr |
*vägledande pris
- RS-artikelnummer:
- 170-7978
- Tillv. art.nr:
- 74HC273D,653
- Tillverkare / varumärke:
- Nexperia
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Nexperia | |
| Produkttyp | Spärr | |
| Logikfamilj | 74HC | |
| Spärrläge | Adresserbar | |
| Logikfunktion | D-typ | |
| Antal bitar | 8 | |
| Utgångstyp | Flip-Flop av D-typ | |
| Polaritet | Icke inverterande | |
| Fästetyp | Yta | |
| Minsta matningsspänning | 2V | |
| Kapseltyp | SO | |
| Antal ben | 20 | |
| Maximal matningsspänning | 6V | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 125°C | |
| Höjd | 2.45mm | |
| Längd | 13mm | |
| Standarder/godkännanden | No | |
| Serie | 74HC | |
| Bredd | 7.6 mm | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Nexperia | ||
Produkttyp Spärr | ||
Logikfamilj 74HC | ||
Spärrläge Adresserbar | ||
Logikfunktion D-typ | ||
Antal bitar 8 | ||
Utgångstyp Flip-Flop av D-typ | ||
Polaritet Icke inverterande | ||
Fästetyp Yta | ||
Minsta matningsspänning 2V | ||
Kapseltyp SO | ||
Antal ben 20 | ||
Maximal matningsspänning 6V | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 125°C | ||
Höjd 2.45mm | ||
Längd 13mm | ||
Standarder/godkännanden No | ||
Serie 74HC | ||
Bredd 7.6 mm | ||
Fordonsstandard Nej | ||
The 74HC273, 74HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.
Mixed 5 V and 3.3 V applications
Improved signal integrity with integrated termination resistors
High noise immunity
Flow through pin out for easy layout
Wide supply voltage range
Low propagation delay
Overvoltage tolerant input options
Integrated source termination resistor options
Bus hold options
Key applications
Frequency division
Controlled delays
Interface between asynchronous and synchronous systems