Renesas Electronics, Frekvenssynthesizer 8, 20 Gsps 5.5 V, 24 Ben, QFN-24
- RS-artikelnummer:
- 230-6594P
- Tillv. art.nr:
- RC32504A000GNK#BB0
- Tillverkare / varumärke:
- Renesas Electronics
För närvarande inte tillgänglig
Vi vet inte om den här artikeln kommer tillbaka i lager, RS har för avsikt att ta bort den från vårt utbud snart.
- RS-artikelnummer:
- 230-6594P
- Tillv. art.nr:
- RC32504A000GNK#BB0
- Tillverkare / varumärke:
- Renesas Electronics
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Renesas Electronics | |
| Produkttyp | Frekvenssynthesizer | |
| Omvandlingsfrekvens | 20Gsps | |
| Maximal utgångsfrekvens | 180MHz | |
| Fästetyp | Yta | |
| Kapseltyp | QFN-24 | |
| Antal ben | 24 | |
| Antal utgångar | 8 | |
| Minsta matningsspänning | 2.3V | |
| Maximal matningsspänning | 5.5V | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 85°C | |
| Längd | 4mm | |
| Standarder/godkännanden | RoHS | |
| Bredd | 4 mm | |
| Höjd | 0.9mm | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Renesas Electronics | ||
Produkttyp Frekvenssynthesizer | ||
Omvandlingsfrekvens 20Gsps | ||
Maximal utgångsfrekvens 180MHz | ||
Fästetyp Yta | ||
Kapseltyp QFN-24 | ||
Antal ben 24 | ||
Antal utgångar 8 | ||
Minsta matningsspänning 2.3V | ||
Maximal matningsspänning 5.5V | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 85°C | ||
Längd 4mm | ||
Standarder/godkännanden RoHS | ||
Bredd 4 mm | ||
Höjd 0.9mm | ||
Fordonsstandard Nej | ||
The Renesas Electronics RC32504A universal frequency translator is a small, low-power timing component designed to be placed immediately adjacent to a PHY, switch, ASIC or FPGA that requires several reference clocks with jitter performance less than 100fs. It can act as a frequency synthesizer to locally generate the reference clock, a jitter attenuator to perform local clean-up and/or frequency translation of a centrally-supplied reference, a Synchronous Ethernet equipment clock to perform passband filtering and clean-up of network-supplied references or as a DCO for frequency margining or OTN clock applications.
Jitter below 100fs RMS (10kHz to 20MHz)
Compliant with ITU-T G.8262 for synchronous Ethernet/OTN (EEC/OEC) and ITU-T G.8262.1 for enhanced synchronous Ethernet/OTN (eEEC/eOEC)
PLL core consists of fractional-feedback Analog PLL (APLL) which can optionally be steered by a Digital PLL (DPLL)
Programmable input buffer supports HCSL, LVDS, or two LVCMOS with no external terminations needed
Reference monitor qualifies/disqualifies input clock
Programmable status output
Supports up to 1MHz I2C or up to 20MHz SPI serial processor port
Can configure itself automatically after reset through internal customer-definable One-Time Programmable (OTP) memory with up to four different configurations
4 x 4 mm 24-QFN package
4 differential/8 LVCMOS outputs
Output Enable input with programmable effect
