Renesas Electronics, Klockbuffert, 16 Ben, TSSOP
- RS-artikelnummer:
- 263-7876
- Tillv. art.nr:
- 2309-1HPGGI
- Tillverkare / varumärke:
- Renesas Electronics
Mängdrabatt möjlig
Antal (1 rör med 96 enheter)*
932,064 kr
(exkl. moms)
1 165,056 kr
(inkl. moms)
GRATIS leverans för online beställningar över 500,00 kr
Tillfälligt slut
- Leverans från den 03 juni 2026
Behöver du mer? Ange den kvantitet du behöver och klicka på "Kontrollera leveransdatum"
Enheter | Per enhet | Per rör* |
|---|---|---|
| 96 - 192 | 9,709 kr | 932,06 kr |
| 288 - 480 | 9,154 kr | 878,78 kr |
| 576 - 960 | 8,341 kr | 800,74 kr |
| 1056 + | 8,133 kr | 780,77 kr |
*vägledande pris
- RS-artikelnummer:
- 263-7876
- Tillv. art.nr:
- 2309-1HPGGI
- Tillverkare / varumärke:
- Renesas Electronics
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Renesas Electronics | |
| Produkttyp | Klockbuffert | |
| Maximal ingångsfrekvens | 133MHz | |
| Fästetyp | Yta | |
| Kapseltyp | TSSOP | |
| Antal ben | 16 | |
| Antal utgångar | 15 | |
| Minsta matningsspänning | -0.5V | |
| Maximal matningsspänning | 4.6V | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 85°C | |
| Standarder/godkännanden | RoHS | |
| Höjd | 1mm | |
| Serie | IDT2309 | |
| Längd | 5mm | |
| Bredd | 4.4 mm | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Renesas Electronics | ||
Produkttyp Klockbuffert | ||
Maximal ingångsfrekvens 133MHz | ||
Fästetyp Yta | ||
Kapseltyp TSSOP | ||
Antal ben 16 | ||
Antal utgångar 15 | ||
Minsta matningsspänning -0.5V | ||
Maximal matningsspänning 4.6V | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 85°C | ||
Standarder/godkännanden RoHS | ||
Höjd 1mm | ||
Serie IDT2309 | ||
Längd 5mm | ||
Bredd 4.4 mm | ||
Fordonsstandard Nej | ||
- COO (ursprungsland):
- PH
The Renesas Electronics high-speed phase-lock loop clock buffer, designed to address high-speed clock distribution applications. The zero delay is achieved by aligning the phase between the incoming clock and the output clock, operable within the range of 10 to 133MHz. It is an 8-pin version of the accepts one reference input, and drives out five low skew clocks.
Phase lock loop clock distribution
Distributes one clock input to one bank of five outputs
No external RC network required
Power down mode