Renesas Electronics, PLL-klockbuffert, 20 Ben, TSSOP-20
- RS-artikelnummer:
- 264-3526
- Tillv. art.nr:
- 9DB102BGLFT
- Tillverkare / varumärke:
- Renesas Electronics
Antal (1 förpackning med 2 enheter)*
61,82 kr
(exkl. moms)
77,28 kr
(inkl. moms)
Lägg till 18 enheter för att få fri frakt
Sista RS lager
- Slutlig(a) 2 994 enhet(er), redo att levereras
Enheter | Per enhet | Per förpackning* |
|---|---|---|
| 2 + | 30,91 kr | 61,82 kr |
*vägledande pris
- RS-artikelnummer:
- 264-3526
- Tillv. art.nr:
- 9DB102BGLFT
- Tillverkare / varumärke:
- Renesas Electronics
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Renesas Electronics | |
| Produkttyp | PLL-klockbuffert | |
| Maximal ingångsfrekvens | 101MHz | |
| Fästetyp | Yta | |
| Kapseltyp | TSSOP-20 | |
| Antal ben | 20 | |
| Minsta matningsspänning | -0.5V | |
| Maximal matningsspänning | 3.3V | |
| Minsta arbetsstemperatur | -40°C | |
| Maximal arbetstemperatur | 85°C | |
| Längd | 6.4mm | |
| Höjd | 1.2mm | |
| Standarder/godkännanden | RoHS | |
| Bredd | 6.6 mm | |
| Serie | ICS9DB102 | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Renesas Electronics | ||
Produkttyp PLL-klockbuffert | ||
Maximal ingångsfrekvens 101MHz | ||
Fästetyp Yta | ||
Kapseltyp TSSOP-20 | ||
Antal ben 20 | ||
Minsta matningsspänning -0.5V | ||
Maximal matningsspänning 3.3V | ||
Minsta arbetsstemperatur -40°C | ||
Maximal arbetstemperatur 85°C | ||
Längd 6.4mm | ||
Höjd 1.2mm | ||
Standarder/godkännanden RoHS | ||
Bredd 6.6 mm | ||
Serie ICS9DB102 | ||
Fordonsstandard Nej | ||
The Renesas Electronics PLL clock is a zero delay buffer which supports PCI Express clocking requirements. It is driven by a differential SRC output pair from an ICS CK410 or CK505 compliant main clock. It attenuates jitter on the input clock and has a selectable PLL band width to maximize performance in systems with or without spread spectrum clocking.
PLL or bypass mode or PLL can dejitter incoming clock available
SMBus interface or unused outputs can be disabled
Industrial temperature range available
Spread Spectrum Compatible or tracks spreading input clock for low EMI
