Renesas Electronics, Klockbuffert, 48 Ben, TSSOP
- RS-artikelnummer:
- 216-6252
- Tillv. art.nr:
- 9DB833AGILF
- Tillverkare / varumärke:
- Renesas Electronics
Inte tillgänglig
RS kommer inte längre att lagerföra denna produkt.
- RS-artikelnummer:
- 216-6252
- Tillv. art.nr:
- 9DB833AGILF
- Tillverkare / varumärke:
- Renesas Electronics
Specifikationer
Datablad
Lagstiftning och ursprungsland
Produktdetaljer
Hitta liknande produkter genom att välja ett eller flera attribut.
Välj alla | Attribut | Värde |
|---|---|---|
| Varumärke | Renesas Electronics | |
| Produkttyp | Klockbuffert | |
| Maximal ingångsfrekvens | 166MHz | |
| Fästetyp | Yta | |
| Maximal utbredningsfördröjningstid | 150ps | |
| Kapseltyp | TSSOP | |
| Antal ben | 48 | |
| Antal utgångar | 12 | |
| Minsta matningsspänning | 3.3V | |
| Maximal matningsspänning | 4.6V | |
| Minsta arbetsstemperatur | 0°C | |
| Maximal arbetstemperatur | 70°C | |
| Höjd | 1.2mm | |
| Längd | 17.1mm | |
| Serie | 9DB | |
| Standarder/godkännanden | No | |
| Bredd | 6.2 mm | |
| Fordonsstandard | Nej | |
| Välj alla | ||
|---|---|---|
Varumärke Renesas Electronics | ||
Produkttyp Klockbuffert | ||
Maximal ingångsfrekvens 166MHz | ||
Fästetyp Yta | ||
Maximal utbredningsfördröjningstid 150ps | ||
Kapseltyp TSSOP | ||
Antal ben 48 | ||
Antal utgångar 12 | ||
Minsta matningsspänning 3.3V | ||
Maximal matningsspänning 4.6V | ||
Minsta arbetsstemperatur 0°C | ||
Maximal arbetstemperatur 70°C | ||
Höjd 1.2mm | ||
Längd 17.1mm | ||
Serie 9DB | ||
Standarder/godkännanden No | ||
Bredd 6.2 mm | ||
Fordonsstandard Nej | ||
The Renesas Electronics 9DB833 zero-delay buffer supports PCIe Gen3 requirements, while being backwards compatible to PCIe Gen2 and Gen1. The 9DB833 is driven by a differential SRC output pair from an IDT 932S421 or 932SQ420 or equivalent main clock generator.
3 selectable SMBus addresses; multiple devices can
share the same SMBus segment
OE# pins; suitable for Express Card applications
PLL or bypass mode; PLL can dejitter incoming clock
Selectable PLL bandwidth; minimizes jitter peaking in
downstream PLLs
Spread spectrum compatible; tracks spreading input
clock for low EMI