Infineon, CFI, SPI NOR 512 MB Flash-minne, 14.5 ns, 24 Ben, BGA, 4

Denna enhet ansluts till ett värdsystem via ett seriellt perifert gränssnitt (SPI). Traditionell SPI-singelbit seriell ingång och utgång (SingleI/O eller SIO) stöds samt valfria seriella kommandon med två bitar (Dual I/O eller DIO) och fyra bitar (Quad I/O eller QIO). Detta gränssnitt med flera bredder kallas SPI Multi-I/O eller MIO. Dessutom har FL-S-familjen stöd för läsningskommandon med dubbel datahastighet (DDR) för SIO, DIO och QIO som överför adress och läsdata på båda sidorna av klockan. Eclipse-arkitekturen har en sidprogrammeringsbuffert som gör det möjligt att programmera upp till 256 ord (512 byte) i en operation, vilket resulterar i snabbare effektiv programmering och radering än tidigare generationens SPI-program eller raderingsalgoritmer. Utförande av kod direkt från flashminne kallas ofta Execute-In-Place eller XIP. Genom att använda FL-S-enheter med de högre klockhastigheter som stöds, med QIO- eller DDR-QIO-kommandon, kan överföringshastigheten för instruktionsläsning matcha eller överträffa traditionella parallella gränssnitt, asynkrona, NOR-flashminnen samtidigt som signalantalet minskas dramatiskt. S25FL512S-produkten erbjuder höga densiteter i kombination med den flexibilitet och snabba prestanda som krävs av en mängd olika inbyggda applikationer. Den är idealisk för kodskuggning, XIP och datalagring.